تخصيص منابع سخت‌افزاري در سامانه‌هاي قابل‌ باز پيكربندي از طريق خوشه‌بندي گراف وظايف و نگاشت خوشه‌ها

كارشناسي ارشد

عدم انعطاف‌پذيري و هزينه بالا طراحي مدار مجتمع (پردازنده) با كاربرد خاص (ASIP) از يك طرف و سرعت و كارايي پايين پردازنده‌هاي با اهداف عمومي (GPP) از طرف ديگر سبب شده است كه در دو دهه اخير استفاده از ساختارهاي پردازشي قابل بازپيكربندي با توانايي كارايي و انعطاف‌پذيري بالا مورد توجه قرار گيرد. اين ساختارها با قابليت تطبيق سخت‌افزاري امكان پياده‌سازي و پردازش انواع برنامه‌هاي كاربردي را فراهم مي‌كنند. با پيچيده‌تر شدن و حجيم‌تر شدن برنامه‌هاي كاربردي به منابع سخت‌افزاري بيش از منابع يك واحد قابل بازپيكربندي مانند FPGA ها نياز است، بنابراين از ساختارهاي پردازشي به صورت تركيبي از چند واحد قابل بازپيكربندي FPGA استفاده مي‌شود. مشكل اين ساختارها هزينه‌هاي ناشي از ارتباط‌هاي سخت‌افزاري است. براي مقابله با اين مشكلات مساله بهبود نگاشت وظايف تشكيل‌دهنده گراف تعامل وظيفه برنامه كاربردي به FPGA هاي تشكيل‌دهنده ساختارهاي پردازشي مطرح مي‌شود. نگاشت يك مساله NP-Hard است. براي حل اين مساله يك روش بر پايه شبكه‌هاي عصبي ارائه شده است. در اين روش ابتدا گراف تعامل وظيفه با استفاده از الگوريتم تعبيه‌سازي Node2vec و يك لايه كاهش ابعاد خطي در فضاي اقليدسي دو بعدي بازنمايي مي‌شود. سپس گراف اتصال FPGA ها در اين فضا بازنمايي مي‌شود. در ادامه با چرخش و مقياس گره‌هاي وظيفه در فضاي اقليدسي دو بعدي درون بازنمايي حاصل از گراف اتصال FPGA ها در فضاي اقليدسي دو بعدي محدود مي‌شوند. در نهايت با استفاده از توابع زيان و روش كاهش گراديان تصادفي به بهبود اتساع و حداكثر بكارگيري ظرفيت پرداخته مي‌شود. نتايج بدست آمده حاكي از آن است كه روش پيشنهادي در اين پژوهش در مقايسه با روش مشابه از نظر كاهش اتساع به ميزان 11/28 درصد عملكرد بهتري دارد اما از نظر كاهش حداكثر بكارگيري ظرفيت به ميزان 4/30 درصد داراي عملكرد بدتري است. هم‌چنين روش پيشنهادي داراي مرتبه زماني O(nlog(n)) است و از نظر تعداد گره گراف تعامل وظيفه مقياس‌پذير است. بنابراين اين روش مي‌تواند به طور موثري نگاشت را بهبود ببخشد و در مطالعات آينده براي اين منظور مورد استفاده قرار گيرد.

195188

دانشگاه علم و صنعت ايران

الكترونيك ديجيتال

دكتر هادي شهريار شاه حسيني