ارائه ي يك روش افزايش قابليت اطمينان براي كاهش خطاي نوشتن در حافظه هاي نهان سطح آخر مبتني بر فناوري STT-MRAM

كارشناسي ارشد

با افزايش روند كوچك¬سازي ادوات نيمه¬هادي، حافظه¬هاي نهان سطح آخر مبتني بر فناوري حافظه¬هاي با دستيابي تصادفي ايستا (SRAM) به دليل مشكلاتي از قبيل چگالي نامناسب براي مجتمع¬سازي، توان نشتي بالا و آسيب¬پذيري در برابر خطاهاي نرم، كارآمدي خود را از دست مي¬دهند. در ميان حافظه¬هاي نوظهور، از فناوري حافظه¬ي مغناطيسي با دست¬يابي تصادفي-انتقال گشتاور اسپيني (STT-MRAM) به دليل ويژگي¬هايي از قبيل چگالي بالا براي مجتمع‌سازي و توان نشتي بسيار پايين نسبت به فناوري SRAM به عنوان مهم¬ترين جايگزين حافظه¬هاي نهان سطح آخر مبتني SRAM ياد مي¬شود. با اين وجود، STT-MRAM¬ها از مشكلاتي رنج مي¬برند كه ممكن است قابليت اطمينان حافظه¬هاي مبتني بر آن¬ها را پايين آورند. نرخ بالاي خطاي نوشتن به دليل اتفاقي بودن فرآيند نوشتن، اصلي¬ترين چالش قابليت اطمينان در حافظه¬هاي سطح آخر مبتني بر STT-MRAM مي¬باشد. استفاده از كدهاي تصحيح خطا يكي از مرسوم¬ترين روش¬هاي پايين آوردن نرخ خطاي نوشتن در حافظه¬هاي¬ نهان مي¬باشد. اگرچه، اين روش به دليل عدم توجه به محتواي حافظه، سربار زياد توان مصرفي و كارآيي به سيستم تحميل مي¬كند. در اين پايان¬نامه هدف بر آن است تا با ارائه¬ي يك روش آگاه از محتوا و تغيير سياست¬هاي جايگزيني حافظه¬ها¬ي نهان سطح اول و سطح آخر، نرخ خطاي نوشتن در حافظه¬ي نهان سطح آخر را پايين بياوريم. نتايج شبيه¬سازي نشان مي¬دهد كه روش ارائه شده نرخ خطاي نوشتن در حافظه¬ي نهان سطح دوم را تا 36% كاهش مي¬دهد، در حالي كه سربار كارآيي ناشي از روش ارائه شده كمتر از 1% مي¬باشد.

193319

دانشگاه علم و صنعت ايران

معماري سيستم هاي كامپيوتري

دكتر مهدي فاضلي