ارائه يك مكانيزم رمزگذاري محافظت از هسته هاي با مالكيت معنوي براي تراشه هاي FPGA

كارشناسي ارشد

امروزه با توجه به افزايش پيچيدگي در فرآيند ساخت مدارهاي مجتمع، طراح اين مدارها بايد جهت ساخت آن‌ها را به كارخانه هاي ساخت كه معمولاً در مكان ديگري قرار دارند تحويل دهد. در اين ميان ممكن است مالكيت معنوي طرح مورد نظر مورد تهديد قرار گيرد و طراحي توسط اشخاص غيرمعتمد دزديده شود. بنابراين بايد مكانيزم هايي را در نظر گرفت تا از اين اتفاق جلوگيري به عمل بيايد. يكي از اين راهكارها روش هاي رمزگذاري منطق مي باشد. نحوه عملكرد اين روش ها به اين صورت است كه با درج مجموعه اي از گيت هاي كليد و يا وضعيت جديد به مدار مورد نظر، از حمله به آن و پيدا كردن عملكرد اصلي آن جلوگيري به عمل مي آورند. در اين پايان نامه به ارائه روشي مي پردازيم كه با مبهم سازي ماشين حالت مدارهاي ترتيبي، علاوه بر افزايش امنيت مدار در مقابل دزديده شدن، ميزان سربار قابل قبولي را به مدار تحميل مي كند. اين روش با دريافت توصيف ماشين حالت يك مدار در سطح RTL، بدون افزودن وضعيت جديد و يا مدار اضافه به ماشين حالت متناهي مدار، قادر خواهد بود تا از مهندسي معكوس و توليد غير مجاز طرح مورد نظر جلوگيري به عمل بياورد. اين روش را با استفاده از زبان برنامه نويسي پايتون و همچنين زبان توصيف سخت افزار VHDL در محيط نرم افزار ISE پياده سازي و پيكربندي كرده ايم. نتايج روش پيشنهادي را بر روي هسته هاي رمزگذاري AES، ريزپردازنده CR16 و پردازنده ساده اي از خانواده RISC با استفاده از نرم افزار Design Compiler مورد بررسي و ارزيابي قرار داده ايم. نتايج نشان مي دهند كه روش پيشنهادي داراي امنيت بالايي در برابر مهاجم مي باشد و همچنين ميانگين ميزان سربار مساحت، توان مصرفي و تأخير ايجاد شده را به ترتيب در حدود كمتر از % 12، % 2 و % 8 به مدار تحميل مي كند. واژه‌هاي كليدي: رمزگذاري منطق، مالكيت معنوي، ماشين حالت متناهي، FPGA

189227

دانشگاه علم و صنعت ايران

معماري سيستم هاي كامپيوتري

دكتر مهدي فاضلي